(19日本国特許庁(JP)

の 特 許 出 願 公 開

四公開特許公報(A)

昭63-298178

@Int_Cl_4

識別記号

庁内整理番号

砂公開 昭和63年(1988)12月5日

G 01 R 31/28

H 81 L 21/66

H-6912-2G Y-6912-2G Z-6851-5F

審査請求 未請求 発明の数 1 (全7頁)

公発明の名称

ICテストシステム

題 昭62-133815 (1)特

砂田 願 昭62(1987)5月29日

砂発 明 者 H 基 夫 植

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

ト内

勿器 明 長 谷 川 真 平 者

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

卜内

勿発 眀 敏 行 者 潜 水

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

卜内

株式会社 アドバンテ 砂出 顋 人

東京都練馬区旭町1丁目32番1号

スト

砂代 理 人 弁理士 草 野

1. 発明の名称

ICテストシステム

2. 特許請求の範囲

(1) テストプログラムの実行を制御する上位の処 選装置と、

如

その上位の処理装置により制御され、テストブ ログラムを行単位でモジュールアクセスする命令、 テストステータスを更新する命令を実行する複数 の下位の処理装置と、

上位の処理装置により制御され、命令の実行に 伴って被試験者子に対する試験信号の発生、被試 酸素子の出力信号の測定をそれぞれ行う複数のハ ードウェアモジュールと

から成るICテストシステムであって、

下位の各処理装置の複数の被試験素子に対する 良不良判定する手段を有し、その結果を同時に視 定する被状験素子ごとに、上位の処理装置及び下 位の各処理装置間のデータバスの異ピット線に出 カする手段が設けられ

1

て成るJCテストシステム。

3. 発明の詳細な説明

「産業上の利用分野」

この発明は錯層構造をした分散型アーキテクチ +を有する「Cテストシステムに関する。

「従来の技術」

- 第3図は従来の1Cテストシステムの構成例を 示す図である。JCテストシステムでは、被試験 業子を試験するテストシーケンスが記述されたブ ログラムが記憶装置(図示せず)に格納されており、 中央処理装置11が記憶装置からそのテストプロ グラムを読出して順次実行するように構成され、 例えば半導体メモリ素子を試験するためのテスト 動作の全てを中央処理装置11が制御するように なっている。

中央処理装置11には制御線12によりハード ウェアモジュール 1 3 A . 1 3 B . 1 3 C ~ 1 3 N が接続されており、中央処理装置12がテストプ ログラムを解読して実行するに伴って出力する制 御信号はこれらハードウェアモジュール13A。

特開昭63-298178(2)

138,130~13Nに供給される。

その制御信号は、例えば、被試験素子の所定の入力端子に対して 5 . 2 5 V の直流信号を供給するための制御信号であり、この制御信号が供給されると、例えばハードウェアモジュール 1 3 A は5.2 5 V の直流信号を被試験業子の指定された入力端子に対して供給する。

また、中央処理装置11か出力する制御信号は例えば信号を測定することを指令する制御信号であり、直流電圧を測定するためのハードウェアモジュール13日は、この制御信号が供給されると、被試験素子の指定された出力端子に接続され、その信号電圧を測定する。

これ等のハードウェアモジュール 1 3 A . 1 3 B .

1 3 C ~ 1 3 N はマイクロプロセッサ 1 4 が組み込まれていてもよい。 汎用の論理素子だけで試験回路を組むと膨大な個数の論理素子を必要としても、論理回路の多くの部分をマイクロプロセッサ 1 4 で組むことにより回路基板を小型に構成することができる。この場合のマイクロプロセッサ 1 4

3

別定する場合には、得られた測定値を必要に応じて補正換算し、所定の判定表と比較して良否の判定をしたり或いはランク付けをすることもある。

また! C テストシステムでは、一台の中央処理 設置にシステム制御の全てを任せていると、試験 速度が遅くなるので、複数の処理装置を用いて構 成された分散処理システムを考えることもできる。 このような分散処理システムでは、各処理装置が は単なる論理素子の代替えであり、予め決められたシーケンス制御をするだけであって、特別の判 断制御機能を必要とするような使い方は一般にされてない。

このような I C テストシステムでは、ハードウェアモジュール 1 3 A 、 1 3 B 、 1 3 C ~ 1 3 N は数にして通常は、数十回路以上が備えられており、入出力端子の数が比較的に少ない被試験業子は数個の業子を同時に試験することができる。
「発明が解決しようとする問題点」

中央処理装置はプログラムの解読と実行、つまり、被試験素子の試験を行うための制御信号をハードウェアモジュールなどに出力すると共に、被試験素子が出力する信号の測定及び測定結果の良否の判定など、「Cテストシステムの動作に必要

例えば、テストプログラムに記述されている電 圧信号を被試験案子に供給する場合には、中央処理装置はそのデジタルデータ値をハードウェアモジュールに供給したり、被試験案子の出力信号を

とされるあらゆる演算制御を行う必要がある。

4

「問題点を解決するための手段」

この発明では、テストシーケンスが記述された
テストプログラムを行単位で実行すること行に記
の中央処理装置が制御し、そのプログラム行に記
述されている制御内容の実際の解読及び実行は、
中央処理装置に制御される下位の処理装置に受ね
られる。その下位の処理装置はプログラム行を実
行することによりハードウェアモジュールへアク
セスし、或いはテストステータスの更新などを行

特開昭63-298178 (3)

更にこの発明では、複数の被は酸素子に対して同時には酸を施して得られた試験項目別別定値の良不良の判定を下位の各処理装置が行い、判定結果は同時に試験された被試験素子ごとに異なるデータ線に一括して上位の処理装置へ出力される。「発明の作用」

この発明の構成によれば、中央処理装置はテストプログラムの行単位による実行するを制御し、プログラム行の実際の解読及び実行は専用の複数の処理装置によって分散して行われる。また、同時に試験された複数個の被試験衆子についての試験結果はそれぞれ被試験衆子別に唯一本の信号線に出力される。

「実施例」

第1 図はこの発明の「Cテストシステムの構成例を示すブロック図である。この例では、「Cテストシステムは配位装置(図示せず)に格納されているテストプログラムの実行するを制御する上位の処理装置 2 1 に 制御パス 2 2 を介して接続され、その上位の処理装置

1

この下位の処理設置 2 3 A . 2 3 B . 2 3 C ~ 2 3 N はそれぞれに接続されている ハードウェアモジュール 2 5 A . 2 5 B . 2 5 C ~ 2 5 N にアクセス したり、テスト状態(増子の接続や測定器の状態)等を変更したりするのに便利な命令語体系をもち、且つマクロ命令化されているので上位

 2 1 の削額の下にプログラム行の実際の実行をする複数の下位の処理装置 2 3 A . 2 3 B . 2 3 C

 ~ 2 3 N と、これ等下位の処理装置 2 3 A . 2 3 B .

 2 3 C ~ 2 3 N に制御線 2 4 を通じて制御される

 ハードウェアモジュール 2 5 A . 2 5 B . 2 5 C

 ~ 2 5 N とで障害的に構成される。

即ち、被試験君子を試験するテストプログラムは試験の手順が行単位で記述され、上位処理装置21はそのテストプログラムを行単位で記憶装置から順次統出し、その統出したプログラム行について実行するか否かを制御する。

この上位の処理装置 2 1 には複数の下位の処理装置 2 3 A 、 2 3 B 、 2 3 C ~ 2 3 N が接続されており、上位処理装置 2 1 は被試験素子のテスト状態をみながら缺出したプログラム行を実行するかどうかを決め、実行するを決めたプログラム行の実際の実行は下位に設けられた複数の処理装置23 A 、 2 3 B 、 2 3 C ~ 2 3 N の何れかに委ねられる。

下位の各処理装置 2 3 A . 2 3 B . 2 3 C ~ 2 3 N

8

処理装置 2 1 が、その命令語体系でハードウェアモジュール 2 5 A 、 2 5 B 、 2 5 C ~ 2 5 N に対して直接同じ処理をさせるより数十倍の処理速度が得られるように構成されている。このように 1 Cテストシステムは、多数の入出力端子を有する被試験素子に対する D C テストをするに際し迅速な制御をすることができる。

ハードウェアモジュール 2 5 A . 2 5 B . 2 5 C ~ 2 5 N は下位の処理設置 2 3 A . 2 3 B . 2 3 C

特周昭63-298178(4)

~23Nのプログラム行の実行に伴う制物信号が供給され、被試験素子の指定された入力缩子に対してテスト信号、例えば5.25Vの直流信号を出力したり或いは被試験素子の指定された出力缩子からの信号を測定することができる。

このハードウェアモジュール 2 5 A 、 2 5 B B ・ 2 5 C ~ 2 5 N はマイクロマセッサ 2 6 をはいいい 2 5 A ・ 2 5 B B ・ ルッサ 2 6 をはいいい 2 5 A ・ 2 5 B B ・ ルッサ 2 6 はいいい 2 2 3 かられた シーケンス サ 2 6 は の が 3 かられた シーケンス サ 2 6 は で 5 もので ある。この 伊用 され、 その動作が 5 からには プログラ されていいて 処理装置 2 3 かを 例 の 今により 被試験素子に対する信号の入出力を 例 御することができる。

以上のように下位の処理装置 2 3 A . 2 3 B . 2 3 C ~ 2 3 N は上位の処理装置 2 1 の関節の下に被試験素子に対する試験の実際の処理の全てを実行し、上位の処理装置 2 1 は下位の各処理装置 2 3 A . 2 3 B . . 2 3 C ~ 2 3 N のプログラム行

1 1

3 2 A. 3 2 B. 3 2 C ~ 3 2 N を各信号級 2 7 A. 2 7 B ~ 2 7 D に乗せることができるように構成される。

1 C テストシステムは各試験案子 3 0 A . 3 0 B ~ 3 0 D に対して多くの試験を実施し、通常は、それらの試験項目の全てに合格した場合にだけその被試験案子 3 0 A . 3 0 B ~ 3 0 D を良品と判定する。この信号線 2 7 A , 2 7 B ~ 2 7 D は各被試験案子 3 0 A . 3 0 B ~ 3 0 D に関しての最終判定結果をそれぞれ収集するのに用いられる。

例えば、第1の被は験案子30Aの出力信号は、ハードウェアモジュール25a により側定され、その側定データはハードウェアモジュール25a を制御している下位の処理装置23A.23B.23Cに続み込まれる。下位の処理装置23A.23B.23B. はそれらの例定データを必要に応じて補正し、最終的に求められたデータ値と基準位とを比較して各データ値の良否を判定する。各判定結果は判定ステータス32aとして信号級27Aに出力される。第2の被試験案子308に関して

の実行制御及び試験結果の良否料定結果の収集など、ICテストシステム全体の有機的動作の割御のみを行う。

更に、この発明では、下位の処理装置 2 3 A、2 3 B、2 3 C~2 3 N は被試験素子について得られた試験データについてその良否を判定し、その判定結果は被試験素子別にそれぞれ唯一本づつの信号級 2 7 A、2 7 B~2 7 Nを介して上位の処理装置に供給される。

第 2 図はこの発明の実施例の要部の構成例を示す図である。この実施例では、4つの個号線 2 7 A . 2 7 B ~ 2 7 D が示されており、最大で 4 個の被試験素子 3 0 A . 3 0 B ~ 3 0 D の試験が同時にできるように構成されている場合である。下位の各処理設置 2 1 とが各信号線 2 7 A . 2 7 B ~ 2 7 D を用いてそれぞれワイヤードオア 回路 3 1 A . 3 1 B . 3 1 C ~ 3 1 N と 3 1 P とを介して接続され、下位の各処理装置 2 3 A . 2 3 B . 2 3 C ~ 2 3 N はそれぞれの内部状態を示すステータス

1 2

も、他のハードウェアモジュール 2 5 b を用いて で 様に 試験が 実施され、 その 測 定データ は下位の 処理 装置 2 3 B. 2 3 C. … で 及否が判定され、 各 試験 項目の 判定 ステータス 3 2 b が 信号線 2 7 B に 出 力 される。 第 3 . 第 4 の 被 試験 素子 3 0 C. 3 0 D に 対する 試験 も その 他 の ハードウェアモジュール 2 5 c . 2 5 d を 用 い て 実 施 され、 それぞれ 信 号線 2 7 C. 2 7 D に 出力される。

この発明の構成によれば、各試験項目について、良の判定されるとステータスは「0」に操作され、内良と判定されるとステータスが「1」に操作される。それらの「0」 取いは「1」のステータスはワイヤードオア回路31A、31B、31C~31Nを介して信号線27A、27B~27Dに出力されるので、例えば、第1の信号線27Aは「1」に操作されていると、第1の信号線27Aは「1」の信号が乗せられて上位の処理装置21には「1」なる信号が供給される。つまり、第1の被試験素

持開昭63-298178(5)

子30Aは不良と判断される。他方、信号線27ALに接続される全てのステータス328が「0」に接続される全と、この場合だけ信号線27Aには「0」の信号が乗せられる。この「0」の信号が乗せられる。従って、上位の外上位の処理を出まれる。従って、上位の処理をよっている信号を一回統込むだけで、被状験子30A.30B~30Dに関してそれぞれ全試験項目が良であったか否かの最終結果を知ることができる。

第 2 図での説明では、ハードウェアモジュール 2 5 a , 2 5 b ~ 2 5 d (第 2 図)は各被試験素子 3 0 A , 3 0 B ~ 3 0 D べつに特定して用いられるように説明したが、同一のハードウェアモジュール 2 5 が複数の被試験案子 3 0 A , 3 0 B に対して対する試験に時分割的に割り当てられても良い例えば、1 つのハードウェアモジュール 2 5 A (第 1 図)が 2 つの被試験案子 3 0 A , 3 0 B に対し

1 5

用しているので制御信号を出力するまでの処理が 非常に早くなり、被試験素子に対するテストを高 速に行うことができる。

また、この発明の構成によれば、同時に複数のはは験素子について多数の項目にわたる試験をしても、その多項目の試験結果は被試験素子にといて出力されるようにした。從って、上位の処理装置は各被試験素子ごとに1本の信号線を選して唯1回だけステータスを読込めばそれらの良不良を直ちに知ることができ、試験速度の向上に多大な効果がある。

4. 図面の簡単な説明

第1回はこの発明の実施例を示す構成図、第2 図はこの発明の要部を示す回路構成図、第3回は 従来のICテストシステムの構成例を示す図である。

11: 中央処理装置、12: 制御線、13: ハードウェアモジュール、14: マイクロプロセッサ、21: 上位の処理装置、22: 制御用バス、23: 下位の処理装置、24: 制御線、25: ハードウェアモジュー て使用されるように制御することもできる。この場合には、そのハードウェアモジュール25Aによる2つの測定データは、そのハードウェアモジュール25Aを制御する下位の処理装置23Aの内部において分別処理されてそれぞれ別のステータスとして信号級27A、27Bに乗せるように制御される。

また下位の各処理装置 2 3 A . 2 3 B . 2 3 C ~ 2 3 N から上位の処理装置 2 1 への接続は信号鉄 2 7 とワイヤードオア回路 3 1 に限るものではなく、この発明を実現するための同等の手段を用いて構成しても良い。

「発明の効果」

以上に説明したように、この発明によれば、上位に在る処理装置は専らプログラム行の実行するを制御するように構成し、プログラム行の実際の実行は下位の複数の処理装置に分散させるようにした。このよした砂型フーキテクチャによる処理速度の向上を図ると共に、各階層毎に最適な命令語体系を使

1 6

ル、26: マイクロプロセッサ、27: 信号線、30: 被試験業子、31: ワイヤードオア回路、32: ステータス。

特 許 出 願 人 株式会社 アドバンテスト

代理 人 草 野 卓

か 1 図





